## PATENT ABSTRACTS OF JAPAN

1) Publication number:

-036582

(43)Date of publication of application : 02.02.2000

(51) Int. Cl.

H01L 27/118 H01L 27/04 H01L 21/822 H01L 21/8234 H01L 27/088 H03F 3/45

(21) Application number : 11-099246

(71) Applicant: MATSUSHITA ELECTRONICS INDUSTRY CORP

(22) Date of filing:

06. 04. 1999

(72) Inventor: OZASA MASAYUKI

OKAMOTO TATSUSHIZU KURIMOTO HIDEHIKO MICHIMASA SHIRO NAGAOKA KAZUHIKO

(30) Priority

Priority number : 10097242

Priority date : 09.04.1998


Priority country: JP

#### (54) PAIRED MOSTRANSISTOR DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To enable a high current gain to be made while acquiring the output current balance in the case of composing a differential amplifier or current mirror circuit, etc., in a paired MOS transistor applicable to a semiconductor reintegrated circuit.

SOLUTION: The first and second MOS transistors M1, M2 are arranged on the same substrate. The first and second MOS transistors M1. M2 are divided into multiple groups regarding the gate width (three groups in the figure) to be composed of the first divided transistors M1a, M1b, M1c and the second divided transistors M2a. M2b, M2c. The first divided transistor M1a-M1c and the second divided transistors M2a-M2c are arranged so as to equalize the total sum of the positional coordinate value making reference to the central line x-x' in the gate directions of these gates. Accordingly, the total sum of the errors in the gate lengthwise direction of the gates of respective divided transistors is made zero, thereby enabling the current difference between two kinds of transistors M1. M2 to be eliminated.



[Date of request for examination]

13, 03, 2000

[Date of sending the examiner's decision of

16, 01, 2001

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3523521

[Date of registration]

20.02.2004

(Number of appeal against examiner's decision of

rejection]

2001-02117

[Date of requesting appeal against examiner's

15, 02, 2001

decision of rejection]

[Date of extinction of right]

#### (19) 日本国特許庁 (JP)

### (12) 公開特許公報(A)

(11)特許出願公園番号 特開2000-36582

(P2000-36582A)

(43)公開日 平成12年2月2日(2000.2.2)

(51) Int.CL'		裁別記号		ΡI					テーマコード(参考)
H01L	27/118			HO:	1 L	21/82		M	
	27/04			HO:	3 F	3/45		A	
	21/822			H0	1 L	27/04		A	
	21/8234					27/08		102C	
	27/088								
			农葡查審	未請求	化值	関の数12	OL	(全 10 頁)	最終頁に続く

(21)出願番号

特額平11-99246

(22)出願日

平成11年4月6日(1999.4.6)

(31) 優先権主張番号 特顧平10-97242

(32)優先日

平成10年4月9日(1998.4.9)

(33)優先権主張国

日本 (JP)

(71) 出頭人 000005843

松下钳子工業株式会社

大阪府高槻市幸町1番1号

(72) 発明者 小笹 正之

大阪府高槻市幸町1番1号 松下電子工業

株式会社内

(72)発明者 岡本 龍鎮

大阪府高槻市幸町1番1号 松下電子工業

株式会社内

(74)代理人 100077931

弁理士 前田 弘 (外1名)


最終頁に続く

#### (54) 【発明の名称】 MOSトランジスタ対装置

#### (57)【要約】

【課題】 半導体集積回路に使用するMOSトランジス タ対において、差動増幅器やカレントミラー回路等を構 成する場合に、出力電流バランスを保ちながら高い電流 利得を得ることができるようにする。

【解決手段】 同一基板上に第1及び第2のMOSトラ ンジスタM1、M2が配置される。この第1及び第2の MOSトランジスタは、各々、ゲート幅に関して複数個 (同図では3個) に分割されて、第1の分割トランジス タMIa、MIb、MIc、及び第2の分割トランジスタM2a、M2 b、M2cで構成される。前記第1の分割トランジスタM1a ~MLc及び第2の分割トランジスタM2a~M2cは、それ等 ゲートのゲート方向の中心線x-x'を基準とする位置座 標値の総和が、相互に等しくなるように配置される。従 って、各分割トランジスタのゲートのゲート長方向の誤 差の総和が"0"値となるので、2個のMOSトランジス タM1、M2間の電流差がなくなる。





#### 【特許請求の範囲】

【請求項1】 同一基板上に第1及び第2のMOSトラ ンジスタが配置されたMOSトランジスタ対装置であっ

前記第1及び第2のMOSトランジスタは、各々、ゲー ト長方向に並列配置された複数個の分割トランジスタで 構成され、

前記第1及び第2のMOSトランジスタは、前記第1の MOSトランジスタを構成する前記分割トランジスタの 各ゲートのゲート長の総和と、前記第2のMOSトラン 10 ジスタを構成する前記分割トランジスタの各ゲートのゲ ート長の総和とが一致するように、前記第1及び第2の MOSトランジスタ間で交互に配置されることを特徴と するMOSトランジスタ対装置。

【請求項2】 同一基板上に第1及び第2のMOSトラ ンジスタが配置されたMOSトランジスタ対装置であっ

前記第1及び第2のMOSトランジスタは、各々、ゲー ト長方向に並列配置された複数個の分割トランジスタで 構成され、

前記第1及び第2のMOSトランジスタは、所定の座標 を基準にして、前記第1のMOSトランジスタを構成す る前記分割トランジスタの各ゲートのゲート長方向の位 置座標値の総和と、前記第2のMOSトランジスタを構 成する前記分割トランジスタの各ゲートのゲート長方向 の位置座標値の総和とが、等しくなるように配置される ことを特徴とするMOSトランジスタ対装置。

【請求項3】 前記第1及び第2の分割トランジスタ は、前記第1及び第2のMOSトランジスタ間で交互に 配置されることを特徴とする請求項2記載のMOSトラ 30 ンジスタ対装置。

【請求項4】 前記第1及び第2の分割トランジスタ は、前記第1及び第2のMOSトランジスタ別に、線対 称に配置されることを特徴とする請求項2記載のMOS トランジスタ対装置。

【請求項5】 前記第1及び第2の分割トランジスタ は、各々、その各ゲート幅が等しくなるように前記第1 及び第2のMOSトランジスタを等分割して構成される ことを特徴とする請求項1又は2記載のMOSトランジ スタ対装置。

【請求項6】 前記第1及び第2の分割トランジスタ は、ソースを共有することを特徴とする請求項1又は2 記載のMOSトランジスタ対装置。

【請求項7】 前記第1及び第2の分割トランジスタ は、ドレインを共有することを特徴とする請求項1又は 2記載のMOSトランジスタ対装置。

【請求項8】 同一基板上に配置された第1及び第2の MOSトランジスタより成り、カレントミラー回路を構 成するMOSトランジスタ対と、

を備えたMOSトランジスタ対装置であって、

前記第1、第2及び第3のMOSトランジスタは、各 々、ゲート長方向に並列に配置された複数個の分割トラ ンジスタで構成され、

前記第1、第2及び第3のMOSトランジスタは、所定 の座標を基準にして、前記第1のMOSトランジスタを 構成する前記分割トランジスタのゲートのゲート長方向 の位置座標値の総和と、前記第2のMOSトランジスタ を構成する前記分割トランジスタの各ゲートのゲート長 方向の位置座標値の総和と、前記第3のMOSトランジ スタを構成する前記分割トランジスタの各ゲートのゲー ト長方向の位置座標値の総和とが、等しくなるように配 置されることを特徴とするMOSトランジスタ対装置。 【請求項9】 前記第1、第2及び第3の分割トランジ スタは、前記第1、第2及び第3のMOSトランジスタ 別に、線対称に配置されることを特徴とする請求項8記 載のMOSトランジスタ対装置。

【請求項10】 前記第1、第2及び第3の分割トラン ジスタは、各々、その各ゲート幅が等しくなるように前 20 記第1、第2及び第3のMOSトランジスタを複数個に 等分割して構成されることを特徴とする請求項8記載の MOSトランジスタ対装置。

【請求項11】 前記第1、第2及び第3の分割トラン ジスタは、ソースを共有することを特徴とする請求項8 記載のMOSトランジスタ対装置。

【請求項12】 前記第1、第2及び第3の分割トラン ジスタは、ドレインを共有することを特徴とする請求項 8記載のMOSトランジスタ対装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集積回路に 使用するMOSトランジスタ対装置に関する。

[0002]

【従来の技術】図10は、従来のMOSトランジスタ対 のマスクレイアウトを示す。同図において、M1は第1 のMOSトランジスタ、M2は第1のMOSトランジス タの対となる第2のMOSトランジスタである。第1の MOSトランジスタM1は、ゲートG1、ソースS及び ドレインD1を有し、同様に第2のMOSトランジスタ 40 M2もゲートG2、ソースS及びドレインD2を有す る。図10のMOSトランジスタ対は、図6に示す差動 トランジスタ対や、図7に示すカレントミラートランジ スタ対に使用される。図6及び図7において、Bは基板 を示す。これ等の差動トランジスタ対やカレントミラー トランジスタ対では、回路構成上、ソースが共通である ので、図11に示すように、図10のMOSトランジス タM1、M2のソースを共通にしたマスクレイアウトを 機成する場合もある。図12は、第1及び第2のMOS トランジスタM1、M2について、そのゲート幅を各々 第3のMOSトランジスタより成る出力トランジスタと 50 3分割してゲート長方向に並列配置した例を示す。同図



において、第1のMOSトランジスタM1は、3個の分割トランジスタMLa、MLb、MLcで構成され、これ等分割トランジスタは、ゲートG1、ソースS及びドレインD1を有し、中央に位置する分割トランジスタMLbは、ソース及びドレインが左右に位置する分割トランジスタMLa、M1cの各ソース及びドレインで共有される。同様に、第2のMOSトランジスタM2も、3個の分割トランジスタM2a、M2b、M2cで構成され、これ等分割トランジスタは、ゲートG2、ソースS及びドレインD2を有し、中央に位置する分割トランジスタM2a、M2cの各ソース及びドレインで共有される。

【0003】また、従来、半導体集積回路に使用するMOSトランジスタ対として、特開平4-73961号公報や特開平5-90516号公報に開示されるものがある。これ等は、図13に示すように、第1のMOSトランジスタについてそのゲート幅を2分割して構成されたトランジスタMLa、MLbと、第2のMOSトランジスタについてそのゲート幅を2分割して構成されたトランジスタM2a、M2bとが対角状に、換言すれば点対称に配置され 20ている。

【0004】更に、従来、MOSトランジスタ対として特開平2-12929号公報に開示されるものがある。 このMOSトランジスタ対は、図14に示すように、第 1のMOSトランジスタを5分割して構成されたトランジスタMIa~M1eと、第2のMOSトランジスタを5 分割して構成されたトランジスタM2a~M2eとを有 し、これ等は規則性をもって交互に配置される。 【0005】

【発明が解決しようとする課題】ところで、半導体集積 30 回路に使用するMOSトランジスタ対では、差動増幅器やカレントミラー等を構成する場合に、出力電流バランスを保ちながら高い電流利得を得ることが重要である。【0006】しかしながら、前記従来のMOSトランジスタ対では、第1及び第2のMOSトランジスタに流れる電流値に大きな差が生じたり、又は電流利得が低い欠点があった。以下、この欠点を詳述する。

【 0 0 0 7 】 一般的に、MOSトランジスタの電流値は、

 $Id=k \cdot W(Vgs-Vth)^2/(2 \cdot L)$ 

で表される。ととで、IdはMOSトランジスタのドレイン電流、kはMOSトランジスタの電流増幅率、WはMOSトランジスタのゲート幅、Vasはゲート-ソース間電圧、VthはMOSトランジスタのしきい値電圧、LはMOSトランジスタのゲート長である。

【0008】CCで、図10及び図11のMOSトラン\*

\* ジスタ対において、第1及び第2のMOSトランジスタ M1、M2間の電流バランスについて考察する。両MO SトランジスタM1、M2は、チップ上同位置にないた め、加工ばらつきが両MOSトランジスタのゲート間に 生じる。第1のMOSトランジスタM1のゲート幅W及 びゲート長Lを基準にして、第2のMOSトランジスタ M2の加工ばらつきのゲート幅方向をDW、ゲート長方向をDLとすると、第2のMOSトランジスタM2のドレイン電流Idは、

10 Id=k・W(1+DN/W)(Vgs-Vth)<sup>2</sup>/{2・L(1+DL/L)} となる。DN/M及びDL/Lが"1"よりも小さい値であるとして、1次の近似を取ると、第1のMOSトランジスタM 1との電流差DIdは、

DId=Id(DW/W-DL/L)

となる。この電流差が回路性能の劣化、更には半導体集積回路の歩留まりの低下に至る要因となる。これを避けるために、図10、図11のMOSトランジスタ対では、ゲート幅W及びゲート長しが大きいサイズで設計されるが、ゲート長しを大きく設計することはMOSトランジスタの電流増幅を低減する。また、この低い電流増幅を補うために、ゲート幅Wを更に大きく設計すると、MOSトランジスタ対は、半導体集積回路上の占有面積を増大させるという欠点が生じる。

【0009】更に、図12に示すMOSトランジスタ対では、ゲート幅Wのみが大きく設計されるものの、ゲート長Lのばらつきに起因する両MOSトランジスタ間の電流差を吸収することができない。ここで、図12のMOSトランジスタ対における両トランジスタM1、M2間の電流差を計算すると、次の通りである。MOSトランジスタのゲート長方向の加工精度は、X-X'の中心線からの距離にほぼ比例するので、中心線X-X'に近いゲートのゲート長方向の加工ばらつきをDLとすると、両MOSトランジスタM1、M2間の電流差は、各分割トランジスタの電流値をIddとすると、この場合、DIdは、3分割された分割トランジスタの電流の和で与えられるので、

$$\begin{split} & \text{DId} = \text{Idd} [ \{ (\text{DL} + 2\text{DL} + 3\text{DL}) - (-\text{DL} - 2\text{DL} - 3\text{DL}) \} / L ] = \text{Id} (12\text{DL} / L) \\ & / 3 = 4\text{Id} \cdot \text{DL} / L \end{split}$$

となり、電流差は大きい。

40 【0010】加えて、図14のMOSトランジスタ対であっても、両トランジスタ間の電流差は"0"にならない。ここで、この両MOSトランジスタ間の電流差を計算すると、次の通りである。両MOSトランジスタが5分割されているので、この両MOSトランジスタM1、M2間の電流差DIdは、

DId= Idd[{(-4.5DL-0.5DL-1.5DL+2.5DL+3.5DL)

-(4.5DL+1.5DL+0.5DL-2.5DL-3.5DL)}/L]

= -Id(DL/L)/5

 $= -Id/5 \cdot DL/L$ 

となり、電流差は"0"にならない。

【0011】加えて、図13に示したMOSトランジス タ対では、レイアウトが点対称であるので、電流パラン スに対して効果がある。しかし、ゲート長しが長く設計 されるので、電流増幅には大きな効果がない。しかも、 対角線方向のレイアウトであるために、一方の分割トラ ンジスタMLa、MLbのゲート同志を接続する配線のレイア ウトを優先すると、他方の分割トランジスタM2a、M2bの ゲート接続用配線が回避を必要とする形状となって、配 線が複雑になると共に、占有面積が大きくなる。これを 10 避けるためには、配線層が2層必要となる。

【0012】本発明は前記従来の課題を解決するもので あり、その目的は、出力電流バランスを保ちながら高い 電流利得を得ることが可能なMOSトランジスタ対装置 を提供することにある。

#### [0013]

【課題を解決するための手段】以上の目的を達成するた めに、本発明のMOSトランジスタ対装置では、MOS トランジスタ対を構成する2個のMOSトランジスタ を、ゲート幅に関して分割して、各々、複数個の分割ト ランジスタで構成し、これ等分割トランジスタのゲート 長方向の誤差の総和を小さくするように、各分割トラン ジスタをレイアウトし、これにより、両MOSトランジ スタ間に生じる電流差を小さく、ないし"0"値に低減す る。

【0014】すなわち、請求項1記載の発明のMOSト ランジスタ対装置は、同一基板上に第1及び第2のMO Sトランジスタが配置されたMOSトランジスタ対装置 であって、前記第1及び第2のMOSトランジスタは、 各々、ゲート長方向に並列配置された複数個の分割トラ ンジスタで構成され、前記第1及び第2のMOSトラン ジスタは、前記第1のMOSトランジスタを構成する前 記分割トランジスタの各ゲートのゲート長の総和と、前 記第2のMOSトランジスタを構成する前記分割トラン ジスタの各ゲートのゲート長の総和とが一致するよう に、前記第1及び第2のMOSトランジスタ間で交互に 配置されることを特徴とする。

【0015】請求項2記載の発明のMOSトランジスタ 対装置は、同一基板上に第1及び第2のMOSトランジ スタが配置されたMOSトランジスタ対装置であって、 前記第1及び第2のMOSトランジスタは、各々、ゲー ト長方向に並列配置された複数個の分割トランジスタで 構成され、前記第1及び第2のMOSトランジスタは、 所定の座標を基準にして、前記第1のMOSトランジス タを構成する前記分割トランジスタの各ゲートのゲート 長方向の位置座標値の総和と、前記第2のMOSトラン ジスタを構成する前記分割トランジスタの各ゲートのゲ ート長方向の位置座標値の総和とが、等しくなるように 配置されることを特徴とする。

のMOSトランジスタ対装置において、前記第1及び第 2の分割トランジスタは、前記第1及び第2のMOSト ランジスタ間で交互に配置されることを特徴とする。

【0017】請求項4記載の発明は、前記請求項2記載 のMOSトランジスタ対装置において、前記第1及び第 2の分割トランジスタは、前記第1及び第2のMOSト ランジスタ別に、線対称に配置されることを特徴とす る。

【0018】請求項5記載の発明は、前記請求項1又は 2記載のMOSトランジスタ対装置において、前記第1 及び第2の分割トランジスタは、各々、その各ゲート幅 が等しくなるように前記第1及び第2のMOSトランジ スタを等分割して構成されることを特徴とする。

【0019】請求項6記載の発明は、前記請求項1又は 2記載のMOSトランジスタ対装置において、前記第1 及び第2の分割トランジスタは、ソースを共有すること を特徴とする。

【0020】請求項7記載の発明は、前記請求項1又は 2記載のMOSトランジスタ対装置において、前記第1 及び第2の分割トランジスタは、ドレインを共有すると とを特徴とする。

【0021】請求項8記載の発明のMOSトランジスタ 対装置は、同一基板上に配置された第1及び第2のMO Sトランジスタより成り、カレントミラー回路を構成す るMOSトランジスタ対と、第3のMOSトランジスタ より成る出力トランジスタとを備えたMOSトランジス タ対装置であって、前記第1、第2及び第3のMOSト ランジスタは、各々、ゲート長方向に並列に配置された 複数個の分割トランジスタで構成され、前記第1、第2 及び第3のMOSトランジスタは、所定の座標を基準に して、前記第1のMOSトランジスタを構成する前記分 割トランジスタのゲートのゲート長方向の位置座標値の 総和と、前記第2のMOSトランジスタを構成する前記 分割トランジスタの各ゲートのゲート長方向の位置座標 値の総和と、前記第3のMOSトランジスタを構成する 前記分割トランジスタの各ゲートのゲート長方向の位置 座標値の総和とが、等しくなるように配置されることを 特徴とする。

【0022】請求項9記載の発明は、前記請求項8記載 のMOSトランジスタ対装置において、前記第1、第2 及び第3の分割トランジスタは、前記第1、第2及び第 3のMOSトランジスタ別に、線対称に配置されること を特徴とする。

【0023】請求項10記載の発明は、前記請求項8記 載のMOSトランジスタ対装置において、前記第1、第 2及び第3の分割トランジスタは、各々、その各ゲート 幅が等しくなるように前記第1、第2及び第3のMOS トランジスタを複数個に等分割して構成されることを特 徴とする。

【0016】請求項3記載の発明は、前記請求項2記載 50 【0024】請求項11記載の発明は、前記請求項8記

載のMOSトランジスタ対装置において、前記第1、第 2及び第3の分割トランジスタは、ソースを共有すると とを特徴とする。

【0025】請求項12記載の発明は、前記請求項8記 載のMOSトランジスタ対装置において、前記第1、第 2及び第3の分割トランジスタは、ドレインを共有する ことを特徴とする。

【0026】以上の構成により、請求項1ないし請求項 12記載の発明では、各MOSトランジスタにおいて、 複数個の分割トランジスタが、その各ゲートのゲート長 10 方向の誤差の総和が一致ないし"0"値になるようにレイ アウトされる。従って、MOSトランジスタ間に生じる 電流差が小さく、ないし"0"値に低減される。しかも、 各MOSトランジスタがゲート幅に関して複数個に分割 され、これにより各分割トランジスタのゲート長は長く なるので、各分割トランジスタは大きなドレイン電流が 流れ、MOSトランジスタの電流増幅は大きくなる。 【0027】従って、出力電流パランスを保ちながら高 い電流利得を得るととのできるMOSトランジスタ対、

[0028]

【発明の実施の形態】以下、本発明のMOSトランジス タ対及びオペアンプの実施の形態を図面に基づいて説明 する。

及びこのMOSトランジスタを使用してオフセットばら

つきが小さいオペアンプが得られる。

【0029】(第1の実施の形態)図1は、本発明の第 1の実施の形態のMOSトランジスタ対のマスクレイア ウトを示す。同図において、M1は第1のMOSトラン ジスタ、M2は第2のMOSトランジスタであって、C れ等MOSトランジスタは同一基板上に配置されるる。 第1のMOSトランジスタM1はゲート幅を等分割され て、2個の分割トランジスタ(第1の分割トランジス タ)MIa、MIbが構成され、これ等分割トランジスタMI a、M1bがゲート長方向に並列に配置される。同様に、第 2のMOSトランジスタM2もゲート幅を等分割され て、2個の分割トランジスタ(第2の分割トランジス タ)M2a、M2bが構成され、これ等分割トランジスタM2 a M2bがゲート長方向に並列に配置される。これ等4個 の分割トランジスタにおいて、G1、G2はゲート、S はソース、D1、D2はドレインである。

【0030】2個の分割トランジスタMLa、MLbの各ゲー トのゲート長の総和は、他の2個の分割トランジスタM2 a、M2bの各ゲートのゲート長の総和に等しい。また、前 記4個の分割トランジスタMIa、MIb、M2a、M2bは、MO Sトランジスタ対の中心線x-x'に対して次の通り配 置される。即ち、中心線 x - x'の図中左方には、第2 のMOSトランジスタM2の分割トランジスタM2aが配 置され、その更に左方に第1のMOSトランジスタM1 の分割トランジスタMLaが配置される。また、中心線x - x'の図中右方には、第1のMOSトランジスタM1

の分割トランジスタMLbが配置され、その更に右方に第 2のMOSトランジスタM2の分割トランジスタM2bが 配置される。換言すれば、これ等4個の分割トランジス タは、第1及び第2MOSトランジスタM1、M2間で 交互に配置されている。 更に、第1のMOSトランジス タM1の分割トランジスタMIaと第2のMOSトランジ スタM2の分割トランジスタM2bとは、中心線x-x'か らの距離が一致し、第2のMOSトランジスタM2の分 割トランジスタM2aと第1のMOSトランジスタM1の 分割トランジスタMIDとは、中心線x-x'からの距離が 一致する。従って、第1のMOSトランジスタM1の2 個の分割トランジスタMLa、MLbの各ゲートのゲート長方 向の位置座標値の総和と、第2のMOSトランジスタM 2の2個の分割トランジスタM2a、M2bの各ゲートのゲー ト長方向の位置座標値の総和とは、相互に一致する。 【0031】以上のように構成されたMOSトランジス タ対について、両MOSトランジスタM1、M2間の電 スタのゲート長方向の加工精度は、中心線 x - x 'から 20

流差を計算すると、次の通りである。各MOSトランジ の距離にほぼ比例するので、中心線x-x'に近いゲー トの加工ばらつきをDLとすると、MOSトランジスタM 1、M2間の電流差DIdは、

 $DId=Idd[\{(-DL+2DL)-(DL-2DL)\}/L]=Id\cdot(2DL/L)/2=Id\cdot$ DL/L

となり、図12のMOSトランジスタ対の電流差よりも 小さくなる。

【0032】図2は、図1のMOSトランジスタ対を更 に改良したものである。即ち、図2において、第1のM OSトランジスタM1は3個の分割トランジスタMla、M 1b、Micに分割され、第2のMOSトランジスタM2も 3個の分割トランジスタM2a、M2b、M2cに分割される。 分割トランジスタMIcと分割トランジスタM2bとはソース Sを、分割トランジスタM2bと分割トランジスタM2aとは ドレインD2を、分割トランジスタMIaと分割トランジ スタMIDとはドレインD1を、分割トランジスタMIDと分 割トランジスタM2cとはソースSを各々共用する。

【0033】第1のMOSトランジスタM1において、 分割トランジスタMLaの位置座標を、中心線 x - x 'を基 準にして、+L0(中心線x-x'の図中右方を+、左方 40 を-とする)とすると、分割トランジスタMIDの位置座標 は+2L0、分割トランジスタM1cの位置座標は-3L0であ る。また、第2のMOSトランジスタM2において、分 割トランジスタM2aの位置座標は -LO、分割トランジス タM2bの位置座標は-2L0、分割トランジスタM2cの位置 座標は+3L0である。従って、第1のMOSトランジス タM1の3個の分割トランジスタMIa、MIb、MIcの位置 座標+Lo、+2Lo、-3Loの総和は"0"値であり、第2 のMOSトランジスタM2の3個の分割トランジスタM2 a、M2b、M2cの位置座標 -L0、 -2L0、+3L0の総和 50 も"0"値である。

【0034】図2に示したMOSトランジスタ対では、 2個のMOSトランジスタM1、M2間の電流差DId は、

DId=Idd{(-DL-2DL+3DL)-(DL+2DL-3DL)}/L=0 となり、完全に消去される。つまり、ゲートのゲート長方向の誤差DLの総和が"0"値となるマスクレイアウトであるので、電流差は"0"値になる。従って、この2個のMOSトランジスタM1、M2間の出力電流バランスは良好になる。

【0035】しかも、図2のMOSトランジスタ対では、従来例の図10、図11及び図13とは異なり、図12と同等の長いゲート長を実現できので、MOSトランジスタ対として高い電流利得を得ることができる。【0036】更に、図2のMOSトランジスタ対では、第1及び第2のMOSトランジスタM1、M2のドレイン面積が相互に等しいので、差動MOSトランジスタ対

【0037】(第2の実施の形態)次に、本発明の第2の実施の形態のMOSトランジスタ対を説明する。

の設計に適している。

【0038】図3は本実施の形態のMOSトランジスタ対のマスクレイアウトを示す。同図において、第1のMOSトランジスタM1は、ゲート幅に関して2つに等分割されて、2個の分割トランジスタM2も同様に等分割されて、2個の分割トランジスタM2も同様に等分割されて、2個の分割トランジスタM2、M2bで構成される。同図では、ゲートをG1、G2、ソースをS、ドレインをD1、D2で示している。

【0039】第2のMOSトランジスタM2では、分割トランジスタM2は中心線x-x'の図中左方に配置され、分割トランジスタM2は右方に配置される。第1の 30 MOSトランジスタM1では、分割トランジスタM2は第2のMOSトランジスタM2の分割トランジスタM2の方割トランジスタM2の方割トランジスタM2の方割トランジスタM2の方割トランジスタM2の方に配置される。即ち、図3から判るように、第1のMOSトランジスタM1では、2個の分割トランジスタM1a、M1bは、その位置座標が中心線x-x'を基準とする線対称になるように配置されていて、その各ゲート長方向の位置座標値の総和は"0"値であ。第2のMOSトランジスタM2の2個の分割トランジスタM2、M2bについても同様 40 である。

【0040】以上のように構成された本実施の形態のMOSトランジスタ対について、両MOSトランジスタM1、M2間の電流差を計算する。第1の実施の形態と同様に、MOSトランジスタのゲートのゲート長方向の加工ばらつきは、中心線x-x'からの距離にほぼ比例するので、中心線x-x'に近いゲートの加工ばらつきをDLとすると、2個のMOSトランジスタM1、M2の電流差は、

 $DId=Idd[{(DL-DL)+(2DL-2DL)}/L]=0$ 

となり、消去される。従って、両MOSトランジスタM1、M2間の出力電流バランスを良好にできる。しかも、従来例の図10、図11及び図13のMOSトランジスタ対とは異なり、図12と同等の長いゲート長を実現できるので、MOSトランジスタ対として高い電流利得を得ることができる。

10

【0041】図4は、本実施の形態の改良例を示す。本 改良例では、2個の分割トランジスタMIa、M2aでソース Sを共用し、分割トランジスタM2a、M2bでドレインD2 10 を共用し、分割トランジスタM2b、M1bでソースSを共用 したものである。

【0042】従って、本実施の形態に比べて、MOSトランジスタ対のサイズが小型化されて、ゲート長方向のばらつき量DL自体が小さくなるので、両MOSトランジスタM1、M2間の出力電流バランスをより一層良くすることが可能である。しかも、第2のMOSトランジスタM2のドレイン面積は第1のMOSトランジスタのドレイン面積よりも小さいので、第2のMOSトランジスタM2を出力側に配置すれば、MOSトランジスタ対(カレントミラー回路)として出力側の周波数特性を改善することができる。

【0043】図5は、図4の改良例を更に改良した例を示す。図5では、第1のMOSトランジスタM1を4個の分割トランジスタM2を4個の分割トランジスタM2を4個の分割トランジスタM2の2個の分割トランジスタM1の、MLはは中心線x-x'を基準に線対称に配置され、第2のMOSトランジスタM2の2個の分割トランジスタM2、M2dも同様に線対称に配置される。また、とれ等分割トランジスタ間では、図4の改良例と同様にソースS及びドレインD1、D2が共用される

【0044】(第3の実施の形態)続いて、本発明の第3の実施の形態のオペアンプを図面に基づいて説明する。図9は、本実施の形態のオペアンプのマスクレイアウトを示す。

【0045】同図では、前記第2の実施の形態の図4に示したMOSトランジスタ対を利用している。即ち、同図のオペアンプは、図4と同様に第1及び第2のMOSトランジスタM1、M2より成るMOSトランジスタ対を備える。このMOSトランジスタ対の構成及び分割トランジスタのレイアウトは、図4と同一であるので、その説明を省略する。

【0046】更に、同図のオペアンプは、第3のMOSトランジスタM3を持つ。この第3のMOSトランジスタM3は前記第1及び第2のMOSトランジスタM1、M2と同一の基板上に配置される。前記MOSトランジスタ対はカレントミラー回路を構成し、前記第3のMOSトランジスタM3は出力トランジスタを構成する。前50記第3のMOSトランジスタM3は、ゲート幅に関して

2つに分割されて、2個の分割トランジスタ(第3の分 割トランジスタ) M3a、M3bで構成され、一方の分割トラ ンジスタM3aは、第1のMOSトランジスタM1の分割 トランジスタMlaの図中左方に配置され、他方の分割ト ランジスタMBbは、第1のMOSトランジスタM1の分 割トランジスタMIbの図中右方に配置される。この両分 割トランジスタM3a、M3bは、中心線x-x'からのゲート 長方向の距離が等しい位置に、換言すれば線対称に配置 される。従って、とれ等分割トランジスタのゲートのゲ ート長方向の位置座標値の総和は"0"値である。

【0047】図8は、一般に知られたオペアンプの回路 例である。同図に示すオペアンプ等では、MOSトラン ジスタ対(即ち、カレントミラー回路)を構成する第1 及び第2のMOSトランジスタM1、M2の両特性と同 様に、第2のMOSトランジスタM2の特性と出力トラ ンジスタM3の特性とが等しいことがオペアンプのオフ セット低減の必要条件である。前記図9に示したオペア ンプのレイアウトは、図8の3個のMOSトランジスタ M1~M3のレイアウト例である。

【0048】図9に示したオペアンブにおける2個のM 20 クレイアウトを示す図である。 OSトランジスタ間の電流差を計算する。第1及び第2 のMOSトランジスタM1、M2間の電流差は、

 $DId=Idd[{(0.5DL-0.5DL)+(1.5DL-1.5DL)}/L]=0$ となり、消去される。

【0049】更に、第1及び第3のMOSトランジスタ M1、M3間、及び第2及び第3のMOSトランジスタ M2、M3間の電流差は、各々、

 $DId=Idd[{(3.5DL-3.5DL)-(1.5DL-1.5DL)}/L]=0$  $DId=Idd[{(3.5DL-3.5DL)-(0.5DL-0.5DL)}/L]=0$ となり、第3のMOSトランジスタM3に対しても消去 30 される。

【0050】従って、3個のMOSトランジスタM1、 M2、M3間の出力電流バランスを良好に保持して、オ フセットばらつきが小さいオペアンブを構成することが 可能である。

【0051】尚、以上の説明では、図6~図8に示した ように、NチャンネルMOSトランジスタを用いて説明 したが、第1ないし第3のMOSトランジスタM1~M 3をPチャンネルトランジスタで構成しても良いのは勿 論である。

#### [0052]

【発明の効果】以上説明したように、本発明によれば、 出力電流バランスを保ちながら高い電流利得を得ること のできる優れたMOSトランジスタ対、及びこのMOS

トランジスタを使用してオフセットばらつきが小さいオ ベアンプを得ることができる効果を奏する。

#### 【図面の簡単な説明】

【図1】本発明の第1の実施の形態のMOSトランジス タ対のマスクレイアウトを示す図である。

【図2】同実施の形態のMOSトランジスタ対のマスク レイアウトを改良した例を示す図である。

【図3】本発明の第2の実施の形態のMOSトランジス タ対のマスクレイアウトを示す図である。

【図4】同実施の形態のMOSトランジスタ対のマスク 10 レイアウトを改良した例を示す図である。

【図5】図4に示す改良例を更に改良したレイアウト例 を示す図である。

【図6】差動MOSトランジスタ対の回路例を示す図で ある。

【図7】カレントミラートランジスタ対の回路例を示す 図である。

【図8】オペアンブの回路例を示す図である。

【図9】本発明の第3の実施の形態のオペアンプのマス

【図10】従来のMOSトランジスタ対のマスクレイア ウトを示す図である。

【図11】従来の他のMOSトランジスタ対のマスクレ イアウトを示す図である。

【図12】従来の更に他のMOSトランジスタ対のマス クレイアウトを示す図である。

【図13】従来の別のMOSトランジスタ対のマスクレ イアウトを示す図である。

【図14】従来の更に別のMOSトランジスタ対のマス クレイアウトを示す図である。

#### 【符号の説明】

第1のMOSトランジスタ M 1 M2 第2のMOSトランジスタ 第3のMOSトランジスタ(出力トラ МЗ

ンジスタ)


第1の分割トランジスタ Mila, Milb, Milc 第2の分割トランジスタ M2a, M2b, M2c 第3の分割トランジスタ MBa, MBb


ゲート G1, G2 40 S ソース ドレイン D1, D2


> X X' MOSトランジスタ対のマスクレイア

ウトの中心線


(7)











フロントページの続き


(51)Int.Cl.'

識別記号

FΙ

テーマコード(参考)

HO3F 3/45



大阪府高槻市幸町1番1号 松下電子工業株式会社内

(72)発明者 道正 志郎

大阪府髙槻市幸町1番1号 松下電子工業

株式会社内

(72)発明者 長岡 一彦

大阪府高槻市幸町1番1号 松下電子工業

株式会社内

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
BLACK BORDERS
IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
☐ OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.